• 发文
  • 评论
  • 微博
  • 空间
  • 微信

嵌入式硬件通信接口协议-IIC(一)协议基础

掘芯 2019-02-15 16:03 发文

本节继续讲嵌入式硬件通信接口协议中的又一个串行通信接口-IIC。相比于UART串口协议和SPI串行外设接口协议,这个IIC又有其独特之处。


简介


IIC(Inter-Integrated Circuit),集成电路总线。


IIC 即Inter-IntegratedCircuit(集成电路总线),这种总线类型是由飞利浦半导体公司在八十年代初设计出来的一种简单、双向、二线制、同步串行总线,主要是用来连接整体电路(ICS) ,IIC是一种多向控制总线,也就是说多个芯片可以连接到同一总线结构下,同时每个芯片都可以作为实时数据传输的控制源。这种方式简化了信号传输总线接口。


相比于SPI接口《嵌入式硬件通信接口协议-SPI(一)协议基础》,此处的IIC接口定义了多主多从的通信架构,在同一IIC总线上可有多个主机和多个从机。“主->从”的通信架构使得通信的主动权在主机端,主机发起一次通信,从机做出响应。


信号线

IIC作为两线串行总线,信号线分别是:

SCL(Serial ClockLine):串行时钟,主机输出

SDA(Serial DataLine):串行数据,双向传输


总线信号的电平在电路连接上,一般加上拉电阻Rp,使得总线在空闲时,信号管脚处于高电平状态。


这里可以具体到一些芯片的手册里,明确写出线路连接时的上拉电阻要求:


SHT20温湿度传感器要求的上拉电阻:



在触摸按键BS116A-3芯片数据手册中:

 



信号时序

IIC作为同步串行总线,可以认为有两个同步信号,第一个是通信起始、结束标志,告知挂在IIC总线上的从机设备,何时开始通信并且何时结束;第二个是同步时钟信号SCL,收发双方进行数据的交互时,都是基于SCL的跳变进行逐bit输出和采样的。



起始标志

处于空闲状态下时,SCL和SDA都是高电平,某一时刻,SDA拉低,则此刻认为开始IIC传输。

结束标志

即将完成数据传输时,在SCL处于高电平时,将SDA强制拉高,则此刻认为结束IIC传输。

数据输出

在SCL为低电平时,发送方根据传输的数据内容逐bit改变SDA的电平。

数据采样

在SCL为高电平时,接收方读取SDA的电平逐bit接收,并逐8个bit组成1个Byte。

应答ACK

ACK表示在8bit数据后的第9个时钟的高电平期间,SDA保持低电平。

应答NACK

NACK表示在8bit数据后的第9个时钟的高电平期间,SDA保持高电平。


关于理解和记忆,推荐分组记忆:

SCL高电平时,SDA拉低开始,SDA拉高结束;

SCL高电平时,接收方采样SDA管脚电平;SCL低电平时,发送方改变SDA管脚电平;

应答位,SDA低电平表示ACK,SDA高电平表示NACK。


以上就是IIC在通信过程中,可能出现的信号时序状态特征。


如果要和SPI接口对比,我们发现,在IIC总线上挂了多个从设备,某个时刻某个主机要与某个从设备通信时,却不像SPI那样有单独一个片选信号管脚SS。


那么IIC要实现主机与指定从机的通信,需要每次开始通信时,主机会先把指定从机设备的地址通过接口发出,这样一来,对应的从机设备即可被选中,才能进行后续的通信操作。


类似的,每个具有IIC接口的外围器件,其数据手册中都有关于地址的配置:


SHT20温湿度芯片地址配置:

BS116-3触摸芯片地址配置:

AT24C1024B存储芯片:

 

我们发现,IIC设备的地址普遍是7bit,而发送一次数据都是一个字节8bit地发送,所以要发送地址时,都会带上读写位,组成一个字节后发出。


读写位的意义,主要在于明确IIC从机设备,在被主机“点名”后,接下来是被主机读取还是被主机写入,靠的就是这个读写位来判断。


另外,类似于AT24C1024B存储芯片,在7bit的地址位里,又有3个bit的A2、A1、A0可以在硬件电路上选择不同的连接方式,从而又有8种不同的从机地址,也就是说同个IIC总线上可以挂同种型号的AT24C1024B存储芯片8片。


接口配置项

相比于SPI接口丰富的配置项,然而IIC仅有2根数据线,可配置的也就是时钟SCL的翻转速率,因为这个时钟的速率直接影响到数据的传输速率。


这里所配置的推荐值,应该确认IIC总线上各个从机设备的速率极限,这样在设计IIC接口时,能够兼容总线上的所有设备通信速率。


SHT20温湿度传感器: 


BS116-3触摸芯片时钟极限: 

AT24C1024B存储芯片的时钟要求: 

综上所述,IIC总线接口,属于两线、多主多从、半双工通信接口协议。熟悉两根信号线的时序图,基本上对IIC的了解就差不多了。


关于IIC接口的分层架构设计,敬请期待后续更新。



★★★★★推荐文章

《【嵌入式编程】函数返回类型设计》

《【嵌入式编程】平台大小端存储差异解决办法》

《嵌入式硬件通信接口-使用RingBuffer处理数据(二)详细设计过程》

《嵌入式硬件通信接口-使用RingBuffer处理数据(一)》


《快速开发MQTT(一)电子工程师眼中的MQTT》

《快速开发MQTT(二)初识MQTT》

《MQTT客户端搭建-最清晰的MQTT协议架构》

《MQTT服务端搭建-最快方式验证自己开发的客户端》



★★★★★相似文章

《嵌入式硬件通信接口协议-UART(五)数据包设计与解析》

《嵌入式硬件通信接口协议-UART(四)设计起止式的应用层协议》

《嵌入式硬件通信接口协议-UART(三)快速使用串口及应用》

《嵌入式硬件通信接口协议-UART(二)不同电气规范下的标准》

《嵌入式硬件通信接口协议-UART(一)协议基础》

《嵌入式硬件通信接口协议-SPI(二)分层架构设计模拟接口》

《嵌入式硬件通信接口协议-SPI(一)协议基础》



★★★★★扩展阅读

《【硬件电路】AltiumDesigner18规则检查含义》

《【硬件电路】N沟道、P沟道MOS管基本原理与应用案例》




声明:本文为OFweek维科号作者发布,不代表OFweek维科号立场。如有侵权或其他问题,请及时联系我们举报。
2
评论

评论

    相关阅读

    暂无数据

    掘芯

    由浅入深挖掘芯片可用资源,在有限...

    举报文章问题

    ×
    • 营销广告
    • 重复、旧闻
    • 格式问题
    • 低俗
    • 标题夸张
    • 与事实不符
    • 疑似抄袭
    • 我有话要说
    确定 取消

    举报评论问题

    ×
    • 淫秽色情
    • 营销广告
    • 恶意攻击谩骂
    • 我要吐槽
    确定 取消

    用户登录×

    请输入用户名/手机/邮箱

    请输入密码