近日，总部位于美国加州的Avicena在科罗拉多州丹佛市举行的超级计算大会（SC23）上，展示了世界上最小的1Tbps光收发器，作为其LightBundle多Tbps芯片对芯片互连技术的一部分。
Avicena基于microLED的LightBundle架构支持前所未有的吞吐量、岸线密度和低功耗，解锁了处理器、内存和传感器的性能。
在基于大型语言模型（llm）的ChatGPT等应用程序的推动下，人工智能（AI）正在推动对计算和内存性能的空前需求激增。这些复杂的模型对计算能力和对大量内存的快速访问有着海量无尽的需求，导致图形处理单元（GPU）和高带宽内存（HBM）模块之间对高密度低功耗互连的需求日益迫切和增长。
时至当下，HBM模块必须与GPU一起封装，因为GPU－内存电子互连的长度仅限于几毫米。后续几代HBM将要求IC岸线密度在10Tbps／mm或更高。与此同时，基于VCSELs或硅光子学（SiPh）的传统光互连有望扩展互连范围，但难以满足尺寸、带宽密度、功率、延迟、工作温度和成本要求。相比之下，Avicena基于microLED的LightBundle互连提供更高的带宽密度、更小的尺寸、更低的功耗和延迟，以及非常低的成本。
Avicena创始人兼首席执行官Bardia Pezeshki表示：“在Avicena，我们很高兴能够展示世界上最紧凑的1Tbps收发器，其形状为3mm x 4mm CMOS ASIC，使用我们的专利microLED光学接口。每个人都在谈论AI集群应用的SiPh解决方案。然而，对于距离小于10米的短距离互连，我们相信基于LED的解决方案本质上更适合，因为它尺寸紧凑，带宽密度更高，功耗和延迟更低，温度耐受性高达150℃。”
Avicena的创新得到了三星催化剂基金（Samsung Catalyst Fund）、Cerberus Capital Management、Clear Ventures和Micron Ventures等主要投资者的支持。
三星半导体创新中心负责人Marco Chisari表示：“光互连技术具有提高芯片间和机架间性能的潜力。凭借多Tbps容量和亚PJ／bit功率效率的路线图不断延伸，Avicena创新的LightBundle互连可以实现人工智能创新的下一个时代，为更强大的模型和广泛的人工智能应用铺平道路，从而塑造未来。”
LightBundle互连架构基于创新的GaN microLED阵列，利用microLED显示生态系统，可以直接集成到紧凑的高性能CMOS IC上。这使得IC的整个区域都可以实现密集的低功耗IO，从而实现前所未有的岸线密度。每个microLED阵列通过多芯光纤电缆连接到匹配的CMOS兼容PD阵列。
模块化LightBundle平台可扩展到数十Tbps的互连，岸线密度为10Tbps／mm。Avicena的联合创始人兼首席技术官Rob Kalman指出：“我们之前已经展示了microLED每通道的传输速度为10Gbps，并且在130nm CMOS工艺中测试了ASIC，运行32通道，速度低于1PJ／bit。现在我们正在推出我们的第一个ASIC，拥有超过300个通道，每条通道4Gbps的双向总带宽超过1Tbps。ASIC的尺寸小于12mm2，包含一个完整的收发器，包括用于光学Tx和Rx阵列的电路，以及高速并行电气接口和各种DFT／DFM功能，如BERT，loopbacks和Open Eye Monitoring （OEM）。所有关键的ASIC功能都已得到验证，我们目前正在努力提高制造可扩展性的良率。”
