再来问一问什么是逻辑综合？
简单地讲就是把RTL转成网表。这不过这里要强调两点：
满足内部和外部的约束条件。具体包括面积、时序、功耗等，其中时序是重点。
要映射成指定fab的标准单元库。
在《把riscv core代码变成网表最少需要几步》里，写过synopsys dc版本的脚本例子。今天我们再来写个cadence genus版本的综合脚本。为了简单说明，只做了worst corner，可以满足大部分老工艺的综合。
set TECH＿LIB＿PATH ／data／fab／TSMC130／digitalset top digital＿top
＃ global settingset＿db ／ ．auto＿ungroup none
＃ read libraryset＿design＿mode －process 130read＿libs ＄｛TECH＿LIB＿PATH｝／Front＿End／timing＿power＿noise／NLDM／wc．lib
＃ read rtlread＿hdl －languare v2001 ｛ ．．／．．／rtl／a．v ．．／．．／rtl／b．v ．．／．．／rtl／digital＿top．v｝
＃ elabelaborate ＄｛top｝check＿designuniquify ＄｛top｝
＃ constraintsread＿sdc ．．／scr／normal＿mode＿max．sdc
＃ set dont touch to special insts in RTLset＿dont＿touch ［get＿cells u＿buf＊］set＿dont＿touch ［get＿cells u＿icg＊］set＿dont＿touch ［get＿cells u＿a／u＿delaycell＊］
＃ clock gatesset＿db ／ ．lp＿insert＿clock＿gating true
＃ compilesyn＿genericsyn＿mapsyn＿opt
＃ check resultreport＿areareport＿timing
＃ write resultwrite＿hdl ＄｛top｝ ＞ ＄｛top｝＿syn．vwrite＿sdc ＄｛top｝ ＞ normal＿mode＿max＿out．sdc
初看与synopsys dc的版本也没有太大的区别，只是一些命令或者参数变了，但流程和要做的事情是一样的。有一点要注意的，genus默认是common ui，一些老命令不支持了，比如set＿attribute，需要用set＿db代替。
最后，通过下面的命令来运行综合：
genus －no＿gui －files syn．tcl
安装目录下有用户手册可以参考：
genus／doc／genus＿user／genus＿user．pdf
