上期话题
电容配得好，纹波自然小！
（戳标题，即可查看上期文章回顾）
问答
造成电源纹波大的因素，大家想到有哪些方面吗？
感谢各位网友的回答，其实这个问题算是挺开放的，可以说的方面有很多，高速先生在这里谈一下我们的想法：
1，从测试本身来说的话，测试其实也是有讲究和有误差的， 我们首先要知道，我们测试的是纹波，而不是噪声，因此业界的标准是把示波器的带宽限制在20MHz，如果不限带宽的话，测试出来的纹波就会变大。另外从探头来说也要注意几点，首先是衰减的选择，最好使用1比1的探头，这样不要放大很大的噪声，另外探头的回路电感不要太大，也就是信号和地的环路不要太大，不然探头本身也会引入噪声，另外在显示上，把量程放小一点相对比较正确。
2，从PCB设计来看的因素也很多，例如电源平面的布局布线不合理，电容的位置设计不合理，电容的容值选择不当都会导致PDN阻抗在频段内无法满足要求；
3，器件本身的问题，例如某款电源芯片的开关频率刚好处于和PDN阻抗谐振的频段，另外就是电容电感这些器件有性能的误差；
4，另外还有其他的一些因素，例如硬件方案阶段对电流的预计有误差，把电流估计过小，因此导致设计的裕量不足，纹波比预想的要大。
总之电源纹波的控制是方方面面都需要做好的过程，除了我们能保证的PCB之外，硬件工程师和测试工程师也需要共同协作，才能把纹波控制好哈！
（以下内容选自部分网友答题）
电源纹波的来源有输入的低频纹波;高频纹波;寄生参数引起的共模纹波噪声;功率器件开关过程中产生的超高频谐振噪声;闭环调节控制引起的纹波噪声等等。电容的种类选择容值选择，数量，摆放位置，布局布线也与之相关，还有就是有时看到的电源纹波大可能是假象啊，与你的测试探头测试方法没准有很大关系的。
@ 杆
评分：2分
Why电源纹波超标。1a.是假预警吗？该产品是硬件和测试同事在防ESD测试室严格按照相关SOP准备(带宽、AC耦合、1比1探头、104电容)、操作(电源输出口)、读数(幅度分辨率)且有领导签字，说明预警公正准确。1b.电源及回路配置问题？Why 1b。2a.电源的PSRR系数太小吗？电源功率按照芯片功耗加余量配置，滤波输出电容同手册建议。2b.不是电源问题那是回路PDN阻抗太大吗？Why 2b。3a.回路上电源平面分割，并用磁珠隔离，线路板叠层错误电源层与地层相距太远，造成回路寄生电感增大。3b.仅使用厂商电容模型RLC参数，没有充分考虑电容的安装电感，导致仿真结果与实际有很大差别。3c.设计时好大喜功，没有按照文章中的建议做好自己的事，结果屋内(有效频带)问题没有解决好，屋外收益甚微。
@ 山水江南
评分：3分
1、电源布局不合理，如反馈电路远离反馈引脚。2、电容太小。3、电源电路或走线离数字电路或高频走线太近。4、电源路径太窄
@ 涌
评分：2分
频域直观原因：该频段电源阻抗大 △v=△i*r 得出该频段电压纹波超标 所以要添加该频段电容降低该频段阻抗。请教下“纹波基本满足了5%的波动要求”这句话中5%的来源是哪里呢？是经验还是根据负载手册要求？
@ 刘浩
评分：1分
电容本身的电容，本身的寄生电感和布线扇出的寄生电感，芯片用电的电流变化率都会影响电源纹波
@ Alan
评分：2分
电源纹波是由纹波电流作用在输出电容上产生的，纹波大小与纹波电流大小直接相关，所以减少纹波有如下几个方面参考:
1.提高开关频率，2.增加电感感值，3.选用低ESR电容例如MLCC或多颗电容并联，4.增加容值也可降低纹波，但作用有限，一般选取前三种策略降低纹波;
好的电源设计不能单纯考虑降低纹波，要综合考虑:效率，动态响应，空间，成本等各个因素。
@ 宾戈拉
评分：2分
造成电源纹波大的因素主要有以下方面：【1】、电路设计方面：开关电源纹波的产生其中一个主要因素在于MOS管的开通关断。因此可以在MOSFET部分设计吸收开关尖峰脉冲的电路。尽量优化设计，减少纹波。【2】、前端连接线和地环路的长度：长的地环路会拾取更多开关电源的电磁辐射以及地噪声，因此需要使用尽可能短的地线连接。【3】、测量方面：示波器探头的衰减比也有影响，尽量使用1：1衰减比的探头。【4】、带宽限制：很多电源纹波噪声测试场合使用20MHz的带宽限制。设置合适的带宽限制可以滤除额外噪声。【5】、测量量程：通常会在小量程档下（比如10mv/格或20mv/格）进行电源纹波的测试。很多时候会使用示波器的AC耦合功能把直流隔离掉再进行纹波噪声测试。【6】、输入阻抗：很多示波器有50欧姆和1 M欧姆的输入阻抗选择，通常示波器连接大部分无源探头时都会自动把阻抗切换到1M欧姆，只有连接有源探头或同轴电缆时才可以设置为50欧姆输入阻抗。
@ 龍鳳呈祥
评分：3分
如何看2020积分排行榜：
在主页输入关键词：2020积分
