上期话题
板厂阻抗控得不好,怪谁?
【文:黄刚】
(戳标题,即可查看上期文章回顾)
问
答
大家聊一聊我们在设计PCB按键时,还有哪些需要注意的细节地方。
谢谢各位网友的经历分享,从原则上来说,板厂的确是有义务帮客户去保证一定的阻抗误差的,当然不同的板厂能力会有所不同,一般来说,板厂做出来的板子阻抗有偏差的出现,会有以下的原因:
1,首先就是对线宽蚀刻后的上下表面的走线把握不准确,这样的话就会产生阻抗的偏差;
2,对介质片,也就是PP片在压合之后的流胶损耗把握不准,line-up上写的PP在压合完之后会有0.3-0.5mil的减小(根据残铜率和铜厚决定),所以介质厚度减小了,阻抗也就变小了;
3,表层走线一般因素会更多,例如绿油的影响把握不准确,表层线电镀之后的厚度把握不准确,所以一般来说,表层的走线阻抗控制会更难做一点。
4,另外就像我们这篇文章写的一样了,没有把包地的影响考虑进去,信号到包地的距离越近,这个没考虑之后的阻抗差别更大。
当然我们肯定希望找一些有经验的板厂,他们对以上的各种加工后的数据都了如指掌,另外他们的加工流程比较稳定,一致性比较好,这样就基本能很好的保证我们走线的阻抗啦!
(以下内容选自部分网友答题)
有,板厂生产的时候不考虑共面地铜的影响,而设计PCb的时候也把铺铜与走线间距设置比较小
@ Jamie
评分:2分
有一次制板,板厂把仅有的一对差分阻抗线给漏了,没有做阻抗控制,测试结果不太好。后来我们公司在加工要求中,除了写明阻抗线的线宽线距,还截图高亮差分阻抗线。
@ 欧阳
评分:3分
我也遇到这种情况,样品板收到后进行线路测试,发现整体偏下(差分±93欧)但符合要求,与板厂沟通后才知道还有阻抗条的定义,不知道的知识太多了。以下是两个阿菜的故事。听到物料到厂的消息,我赶忙去查收跟进,那是经过几天加班紧赶慢赶画出的板,生怕有什么问题。和来料捡同事拆开包装,什么大小尺寸,什么绝缘短路,一路过关。来到单端阻抗50±5欧管控的条目上,只见一个傻子拿着探头,一针点在控制脚上,另个针图方便点在较远的一个地脚上。而另一个傻子眼睛紧盯分析仪的屏幕,向桌面的纸上记着什么,嘴里嚷道,“怎么快蹦到60了”。“这,再测几块看看”,“看到了吗接连四块都是这样,还怎么入库,退回算了。”“等一等,先别签字,我找人帮忙指导下”。慌忙请来硬件的同事,才发现测试方法错误,接地针应点在就近控制脚的地上,不能图方便乱点。修正后读数52左右,心中的石头落地了,差点冤枉了板厂。
@ 山水江南
评分:3分
遇到的问题是虽然每次把 阻抗标记5%的tolerance,但是往往达不到,要不就是第一个板子达不到,后面的re-order再调,就能达到了。表层阻抗的tolerance比内层难调,所以表层需要比较低的公差,fab的难度会提升。
@ Richard
评分:3分
板厂只认阻抗测试条测出的阻抗,实际走线会遇到过孔换层,参考平面不连续,共面阻抗等问题,十分复杂难以分析。
@ Ben
评分:3分
包地离开信号距离3W以上,这样对特性阻抗影响小。
@ 开颜
评分:2分
这个确实经历过,板厂按照我的设计文件加工,做出来后阻抗偏低甚至超差,我设计文件阻抗为50欧姆,后来做了切片,按切片测试数据再次计算也是50欧姆左右,线宽线距等板厂控制得挺好,但是实测就是偏低接近44欧姆。所以我怀疑是实际材料介电常数比板厂给的高,因为板厂没测来料介电常数。后来仿真时将介电常数调高,做出来的板子阻抗就对了。
@ 两处闲愁
评分:3分
投板的时候如果涉及到阻抗线计算,我一般选择把计算好的软件截图一同打包给板厂。毕竟里面很多术语我也搞不清楚。
@ LYQ
评分:2分
以前在一家华字头的电脑公司做开发,有个同事做一块主板的差分走线的阻抗表给layout部门时没有考虑内外层的区别导致实际阻抗偏差大了。也发生过板厂自身加工的原因引起的阻抗与设置偏差大。
@ hk
评分:3分
对于高精度的阻抗控制,首先是双方的良好充分的沟通,厂家要进行仿真计算,然后是铜箔厚度 电镀 蚀刻线路,丝印绿油等工艺的控制,还有就是阻抗的精确测量。使用高精度负载电阻校准TDR可以将阻抗测量误差减少。对于测试类似测量阻抗要求精度为 ±5%的特性阻抗时就应该采用固定的测试夹具将阻抗COUPON固定测试。
@ 杆
评分:3分
第一次做有sdi接口的板子,忘了告诉板厂要做50欧姆阻抗控制,结果回板测试发现无法接收信号,只好重新打板。
@ 涌
评分:2分
更多精彩留言,请点击左下角原文阅读~
查看我的积分,回复关键词“2019积分”;
看看我能兑换什么礼物,回复关键词“积分商城”;
————你可能错过的往期干货————
板厂阻抗控得不好,怪谁?
宝藏文,高速先生所有原创技术文章,戳戳戳!
回复数字获取往期文章。(向上滑阅览)
回复36→高速串行之S参数系列
回复35→高速串行之编码系列
回复34→高速串行之S参数-连接器系列
回复33→高速串行简史系列
回复32→电源系列(下)
回复31→电源系列(上)
回复30→DDR系列(下)
回复29→DDR系列(上)
回复28→层叠系列(下)
回复27→层叠系列(上)
回复26→拓扑和端接系列(下)
回复25→拓扑和端接系列(上)
回复24→反射详解系列文章
回复23→阻抗系列(下)
回复22→阻抗系列(中)
回复21→阻抗系列(上)
回复20→绕线与时序
回复19→SERDES与CDR系列
回复18→既等长,为何不等时系列
回复17→cadence等长处理&规则设置
回复16→DDR时序学习笔记系列
回复15→串行系列
回复14→DDR信号完整性仿真介绍系列
回复13→PCB设计技巧分享一二
回复12→高速设计三座大山
回复11→PCB设计十大误区-绕不完的等长系列
回复10→PCB设计十大误区三
回复09→DDRX系列
回复08→高速串行系列
回复07→设计先生之回流设计系列
回复06→略谈Allegro Pcb Design 小技巧
回复05→PCB设计十大误区一二
回复04→微带线系列
回复03→抽丝剥茧系列
回复02→串扰探秘系列
回复01→案例分享系列