微信公众号 | 高速先生
文 | 黄刚
众所周知，阻抗控制是我们做高速设计最基本的原则，各大板厂在PCB加工也会保证10%左右的阻抗误差。看似那么轻松的一个板厂的承诺，要是出现了阻抗在误差范围以外的时候，客户和板厂到底谁是出问题的一方呢？
客户自己设计，自己做的板子，功能上出了问题时，然后听说了我们有阻抗测试的设备，那火急火燎的找我们做测试，看看是不是阻抗出了什么问题。高速先生拿到客户的板子进行测试后，惊人的发现阻抗居然真的有问题，整段阻抗都不满足10%的要求，50欧姆的阻抗只有44欧姆。
虽然是一根单端线的设计，但是也是一根速率很高的单端线，因为我们大概能断定，这个阻抗偏差是会对信号质量产生影响，导致客户的功能出现问题。
嗯！的确找到了原因，是板子走线阻抗不好导致的问题。但是，让客户更纠结的是……为什么板子会把一个看起来很简单的单线控制都做不好呢？
一个简单的4层板，走线就走在表层。
当然客户为了使线与线之间的串扰更小，采用了包地的设计，客户也精通计算阻抗，按照客户的设计，传输线的确稳稳的控制在了50欧姆。
那么为什么加工出来只有44欧姆呢？我们对客户的板子做了切片，有了一个更更更惊人的理论。
首先我们看看客户的coupon条（也就是外面做的一个阻抗测试条，根据板内走线结构来做），大家就是发现，板厂居然是按照单线去算的，并没有考虑到包地！！！
这种情况下，板厂就会调整走线线宽和介质厚度达到50欧姆的阻抗，如下：
的确，板厂去算这个单线不包地的结构也能很好的做到50欧姆。但是这个只是外面的阻抗条，真正在里面的时候，其实……是要包地的！！！
所以真正里面的包地走线就变成了这样子的结构。里面还是会存在着包地的，因为是线路，所以加工肯定会做出来！所以，把板子里面真实的加工结构一算阻抗，嗯！就是44欧姆了……
最后板厂和客户关于走线是有包地这个事一沟通呢，就发现了客户应该是没问题的！因为客户在设计上是有标明需要做共面波导参考的设计的！也就是客户很好的考虑了包地后的阻抗。
当然也不知道是不是板厂没做过包地的设计还是看不懂英文注释的原因啦！当然如果两者都能有一个更具体的沟通的话，这个误会的问题在高速先生看来是完全可以避免的！
— end —
本期提问
大家有没有遇到过一些板厂加工的板子阻抗有偏差的经历，可以分享下。
————你可能错过的往期干货————
你看到的阻抗是真的吗？
宝藏文，高速先生所有原创技术文章，戳戳戳！
回复数字获取往期文章。（向上滑阅览）
回复36→高速串行之S参数系列
回复35→高速串行之编码系列
回复34→高速串行之S参数-连接器系列
回复33→高速串行简史系列
回复32→电源系列（下）
回复31→电源系列（上）
回复30→DDR系列（下）
回复29→DDR系列（上）
回复28→层叠系列（下）
回复27→层叠系列（上）
回复26→拓扑和端接系列（下）
回复25→拓扑和端接系列（上）
回复24→反射详解系列文章
回复23→阻抗系列（下）
回复22→阻抗系列（中）
回复21→阻抗系列（上）
回复20→绕线与时序
回复19→SERDES与CDR系列
回复18→既等长，为何不等时系列
回复17→cadence等长处理&规则设置
回复16→DDR时序学习笔记系列
回复15→串行系列
回复14→DDR信号完整性仿真介绍系列
回复13→PCB设计技巧分享一二
回复12→高速设计三座大山
回复11→PCB设计十大误区-绕不完的等长系列
回复10→PCB设计十大误区三
回复09→DDRX系列
回复08→高速串行系列
回复07→设计先生之回流设计系列
回复06→略谈Allegro Pcb Design 小技巧
回复05→PCB设计十大误区一二
回复04→微带线系列
回复03→抽丝剥茧系列
回复02→串扰探秘系列
回复01→案例分享系列
觉得内容还不错的话，给我点个“在看”呗
