文 | 陈亮
在设计中，通常总是优先处理光口、PCIE等高速信号、或者是音频等模拟信号。规划使用最优的层，最优的通道，阻抗、延时、串扰等细节也被优化到极致。然而剩下的低速信号往往不被重视。但是有些低速信号表示自己也是要面子的，你不重视我，我就给你颜色看。比如咱们今天的主角MDC＆MDIO信号。
MDC＆MDIO是串行管理接口（Serial Management Interface）的信号。MDIO是用来读/写PHY的寄存器，以控制PHY的行为或获取PHY的状态，MDC则为MDIO提供时钟。
我们来看一个案例：PCB设计中的MDC时钟信号如下图左，仿真波形如下图右。
U14是驱动端，U1/U12/U13接收端。U12接收端的信号从仿真波形来看，在判别区域内信号边沿有回沟和振铃，有误触发的风险。
原因分析：现有拓扑下，因为U12是很靠近源端的，U14到U13这段长距离走线成为STUB，因为分支非常长，导致反射不能淹没在上升沿中，信号出现回沟。
根据分析结果以及PCB的实际情况，评估了切实可行的优化方案：即变更布线拓扑结构，使用星型拓扑结构，并删除源端串联端接，在每个分支处进行端接。预期结果如下：
大家是不是觉得已经可以结束了？
客户根据我们提供的优化方案进行了修改，但是客户觉得还不够保险，在我的优化方案的基础上，自己又在MDC的源端增加了一个LC滤波器，并在MDIO的每个分支都增加了LC滤波器。
优化后的结果详见下记仿真：红色波形是原方案的仿真信号波形，绿色波形是在原方案基础上客户‘优化’后的仿真波形。
MDC：
MDIO：Write
MDIO：Read
从仿真结果来看，MDC时钟信号倒是没有回沟了。但是MDIO信号如今已经凉透了。看到这个结果，我……
几MHz的信号能差到这个程度也是非常不容易的。经过排查，问题出在了新加的LC滤波器上，根据官网下载的DATAsheet显示，该器件电感量为350nH，电容量是110pF。
由于客户在原始方案基础上增加LC滤波器。此滤波器具有很强的感性。导致读/写中途有很大的感性突变，导致信号的反射。且由于每个分支都有滤波器，导致信号会在多个分支上来回反射，信号质量受到严重影响。之前用于改善信号质量的各分支串联端接。不但起不到改善信号质量的作用，还使得信号质量更差。
至于为什么MDIO 的Write /Read差异如此之大？由于数据线在读/写模式状态下的端接电阻的相对位置是不同的。现在的拓扑正好是差的更差（Read），好的更好的一个状态（Write），所以读/写的信号波形差异非常大。在删除LC滤波器后，信号恢复到预期水平。
由此可见即使是几MHz的低速信号，拓扑的使用不当也可能导致信号质量不良，所以在设计类似连接多个IC的信号时，选择合适的拓扑尤为重要。另外提醒一下，如果拓扑改变，原本的为了改善信号质量的端接方案就不一定适合新的拓扑了，需要根据新的拓扑进行合理的调整,没有经过验证不要随意添加滤波器，否则可能会适得其反。
— end —
本期提问
遇到这种连接多个IC的信号，你会怎么处理的呢？欢迎各位小伙伴们加入评论留言区的互动！
回复数字获取往期文章。（向上滑阅览）
回复36→高速串行之S参数系列
回复35→高速串行之编码系列
回复34→高速串行之S参数-连接器系列
回复33→高速串行简史系列
回复32→电源系列（下）
回复31→电源系列（上）
回复30→DDR系列（下）
回复29→DDR系列（上）
回复28→层叠系列（下）
回复27→层叠系列（上）
回复26→拓扑和端接系列（下）
回复25→拓扑和端接系列（上）
回复24→反射详解系列文章
回复23→阻抗系列（下）
回复22→阻抗系列（中）
回复21→阻抗系列（上）
回复20→绕线与时序
回复19→SERDES与CDR系列
回复18→既等长，为何不等时系列
回复17→cadence等长处理&规则设置
回复16→DDR时序学习笔记系列
回复15→串行系列
回复14→DDR信号完整性仿真介绍系列
回复13→PCB设计技巧分享一二
回复12→高速设计三座大山
回复11→PCB设计十大误区-绕不完的等长系列
回复10→PCB设计十大误区三
回复09→DDRX系列
回复08→高速串行系列
回复07→设计先生之回流设计系列
回复06→略谈Allegro Pcb Design 小技巧
回复05→PCB设计十大误区一二
回复04→微带线系列
回复03→抽丝剥茧系列
回复02→串扰探秘系列
回复01→案例分享系列
