一、电子装联工程的领域
电子装联工艺、电子装联技术和电子封装工程三个领域，都是应用各种组装技术将电子元器件及部件转为产品的技术。图1展示的是电子装联工程图。
❖
图1 电子装联工程图
电子封装工程是指将半导体、电子元器件所具有的电子的、物理的功能转变为适用于机器或系统的形式，即0级组装和1级组装。
电子装联技术是指将半导体、电子元器件安装在基板上的技术，它主要包括通孔插装技术（THT）、表面组装技术（SMT）和微组装技术（MPT），如MCM、DCA，即1.5级和2级组装——板级组装。
电子装联工艺一般是将电子元器件通过基板、背板、线缆进行互连的技术；即3级以上组装——模块级、整机级和系统级组装。
图2形象地表示了电子电气产品电装工艺所涉及的范围，即整机/系统级电子设备，模块/部件级电子设备（含单元模块、板级电路模块、微波电路模块、射频电缆组件、多芯电缆组件/部件），以及支撑上述整机/系统级电子设备和模块/部件级电子设备的基础零部件及材料（含基板、元器件、材料、辅助材料、线缆等）。涵盖了电子装联工程里的电子装联工艺和电子组装技术两大领域，即从1.5级到5级的广泛范围。
❖
图2 电子电气产品电装工艺范围
二、电子装联技术
电子装联技术缩写为EICT，即我们通常所说的电装技术，是按照电子装备总体设计的技术要求，通过一定的连接技术和连接用辅料等手段，将构成电子装备的各种光、电元器件、部件和组件等，在电气上互连成一个具有特定功能的和预期的技术性能的完整的功能体系的全过程。它包含了从板级组装互连、机柜组装互连，以及它们之间通过线缆互连而构成一个满足预期设计技术要求的设备体系的所有工序的集合。
电子装联技术是包括从产品设计的可制造性（DFM）、可组装性（DFA）、可检测性（DFT）、可维修性（DFS）、可靠性（DFR）和环境适应性（DFE），到原材料进厂的工艺性要求，人、料、机、测、环等加工制造诸元素的优化和控制，以及对应用环境的防护措施等全部加工制造和管理技术的总和。
电子装联技术是工艺工作的重要组成部分，也是电子产品设计和工艺的主要薄弱环节。电子装联技术是一门电路、工艺、结构、组件、元器件、材料紧密结合的多学科交叉的工程学科；涉及集成电路固态技术、厚薄膜混合微电子技术、印制电路技术、THT、SMT、MPT、电子电路技术、CAD/CAPP/CAM/CAT技术、互连与连接技术、热控制技术、封装技术、测量技术、微电子学、物理学、化学、金属学、电子学、机械学、计算机学、材料科学、陶瓷及硅酸盐学等领域。
三、电子装联元器件的高速发展
随着电子产品小型化、轻量化、多功能化、大功能集成和高可靠性的发展趋势，元器件的小型化高密度封装形式越来越多。
1.高密度元器件高速发展
续引脚中心距为0.3mm的QFP出现后，又出现了高密度BGA、芯片级封装元器件（CSP）、多芯片组件（MCM）、系统集成封装（SiP）和倒装芯片（FC），如表1所示。
❖
表1 六代元器件发展
2.阻容元器件的微型化趋于极限
阻容元器件尺寸不断变化，03015（公制）已近极限。
3.无源功能块集成
多个无源功能块集成在同一个元器件内，形成无源CSP。
4.复合化与3D封装
电子设备向高性能、高功能，向轻、薄、短、小方向发展，超小型便携电子设备的需求急速增加，需要采用元器件复合化和3D封装的形式。
四、板级电路组装技术的发展趋势
目前板级电路模块SMT技术的发展主要体现在以下9个方面。
①设计理念：由串行设计向并行设计变化，即向板级电路模块可制造性设计、可制造性分析、虚拟设计方向发展。
②组装密度：由中低密度组装向高密度组装方向发展；元器件安装间距由0.15 mm将减小到0.1 mm。
③基板材料：由刚性基板向特种基板变化，向超薄型基板变化；即由FR-4等刚性基板向刚-挠基板，柔性基板发展，基板厚度由1～1.5mm向0.02mm发展，在0.02mm柔性基板上实现高密度组装；预计20年内会看到分子电路板，到时电路板将不再是印制的了。
④组装方式：由2D组装向3D组装方向发展，即在板级电路平面组装的基础上向立体方向（Z方向）发展，向板级电路微组装方向发展，向应用0.02mm柔性基板的高密度“叠装”方向发展；PCB、封装和元器件将融合成一体。
⑤连接技术：板级之间由线缆连接向无线缆连接或柔性基板连接方向发展。
⑥组装材料：由常规的铅锡合金焊接向无铅焊接方向发展。
⑦清洗技术：向无ODS清洗技术方向发展。
⑧应用频率：由工作频率低于30MHz，包括高频（HF）、中频（MF）和低频（LF），以及部分甚高频（VHF）电路向高频、超高频及微波频段方向发展。
⑨建立我国自己的板级电路模块SMT标准体系。
1.post-SMT
如图3所示，传统的PCBA采用基板和电子元器件分别制作，再利用SMT技术将其组装在一起的安装方式，在实现更高性能、微型化、薄型化等方面，显得有些无能为力。
❖
图3 传统的SMT组装方式
电子安装正从SMT向后SMT（post-SMT）转变，电子装联技术的发展如图4所示。
❖
图4 电子装联技术的发展
所谓的post-SMT就是将电子元器件埋置于基板内部，不但将R、C、L等无源元器件埋置于基板内部，也将芯片埋置于基板内部，如图5、图6所示。
❖
图5 由分立元器件到阵列元器件再到基板内部埋入无源元器件的模块和封装
❖
图6 从基板中埋置无源元器件的封装到埋置有源元器件
2.堆叠装配技术
在SMT向post-SMT的过渡阶段，板级电路组装焊接中出现了芯片级堆叠装配技术（PIP）、元器件级堆叠装配技术（POP）、板级堆叠装配技术、“细微焊接”技术和FPC组装技术。航天领域已经把航天遥测和航天外测系统设计在一起；军用通信领域已经把通信、导航、电子对抗、敌我识别和情报侦察系统集成设计在一起。
堆叠装配技术是板级电子组装从2级向1.5级跨越的里程碑，是板级电子组装与半导体组装的最新结合形式，是板级电路高密度组装的最新成果。堆叠装配技术按其结构特征可分为以下3类。
①元器件内置元器件堆叠装配（Package In Package，PIP），如图7所示。
❖
图7 元器件内置元器件堆叠装配
②元器件堆叠装配（Package On Package，POP）POP示意图如图8所示。
❖
图8 POP示意图
元器件堆叠装配（POP）的基本特征是充分利用元器件的下方空间，在元器件下面再放置元器件，如图9所示；元器件的组合可自由选择，堆叠装配成本可降至最低；元器件堆叠装配（POP）需要有复杂的工艺流程和装配技术。
❖
图9 高密度印制电路板采用双面四层“叠层”组装设计
③板级堆叠装配技术：板级堆叠装配技术如图10所示。
❖
图10 板级堆叠装配
板级堆叠装配技术的特点如下。
①板级堆叠装配“沿用”MCM芯片级组装中的垂直互连、侧向互连、凸点互连等多种互连技术，实现电路板之间的堆叠装配，以板级为基础在设备内部空间实现印制电路板之间的堆叠装配，应用板级之间的“错位”设计技术，从而大量减少传输器和连接导线，大幅缩小设备的体积。
②板级堆叠装配以表面组装技术为基础技术，其突出标志是在垂直方向（Z方向）上安装高密度元器件，主要应用元器件为超薄型SCSP和微小型0201、01005元器件及公制03015，主要应用焊接技术为回流焊与TAB、WB和F4技术；板级堆叠装配的板级间距离视元器件厚度而定，一般小于0.5mm。
③基板材料一般采用CEPGC-32F阻燃型覆铜箔环氧玻璃布层压板（FR-4）和挠性积层板（FPC）。
3.高密度组装中的“微焊接”工艺设计
所谓“微焊接”工艺设计，就是用计算机模拟焊接接合部的可靠性设计，从而获得实际生产线的可靠性管理措施和控制项目。
①高密度电子产品组装中的微焊接技术，是随着高密度面阵列封装元器件的大量应用而出现的。
②“微焊接”技术意味着焊点的微细化，密间距的焊点数急剧增加，接合的可靠性要求更高。焊点越来越微细化，例如，间距为0.4 mm的CSP其焊球的直径将小于0.15 mm。
4.电子产品高密度小型化设计
电子产品高密度小型化设计首先要解决的问题是：在高密度小型化设计中，电路设计与工艺设计已经紧密地融为一体，不可分割；在具体的分工上，改变目前在各研究所袭用几十年的“串联”工作模式和电路设计的“包干制”；电路设计仅是产品设计的第一个工序，即向工艺设计人员提供电路原理图和元器件明细表，产品的高密度/小型化设计以工艺设计人员为主，电路设计人员协助进行。
1)电路功能进一步集成
产品小型化的关键在于做到电路功能的进一步集成。根据需要尽可能选用先进的大规模/超大规模集成电路，取代一些分散的集成芯片。例如，假定原设计中使用了几片BGA，如果选用功能更为强大的元器件来代替现在使用的元器件，使其既能完成数据处理功能又能实现信号处理的功能；这样原来使用几片BGA元器件用一片就行了，既减少了BGA 的使用量，又能减少相应的外围电路，而选用功能更强大的元器件并不会增加多大的元器件封装尺寸。将一些用硬件实现的功能尽可能用软件来实现，这样既能使产品小型化，又便于以后产品的升级。
2)提高单板SMD/SMC占空比
目前使用在高可靠电子产品中的SMD/SMC已经涵盖了除低频电连接器及电源模块、超高频电路中的个别元器件外的所有片式元器件，因此有必要在单板的设计指标中提出SMD/SMC占空比的要求，即在能够使用SMD/SMC的元器件必须全部使用SMD/SMC，尽可能降低通孔插装元器件的使用率。
3)选用间距更细的小外形的封装形式
对同一型号的IC芯片，选用间距更细的小外形的封装形式，如可选用焊脚中心距小于0.5mm的PLCC或QFP元器件，球栅中心距小于0.5mm的BGA/CSP的高密度、细间距元器件。
4)选用微小型元器件
对一些阻容器，在功能相同的情况下，选用更小的封装形式。一般片式电阻电容在满足功能要求的前提下用01005、0201、0402代替0603、0805等大封装元器件。片式钽电容在满足功能要求的前提下，选用较小的封装，对钽电容来说其封装分为A、B、C、E几种封装形式，其封装尺寸由A至E依次增大。
5)采用元器件级和板级“堆叠”组装设计
6)PCB设计
PCB设计时采用埋孔和盲孔设计，孔径小于或等于0.2mm，线宽/线距向5mil/6mil靠拢。
7)电路模块之间的连接设计
①“错位设计”。
不同电路模块上组装的元器件大小不一、高低不平，且分布不一致，设计师一般只考虑本电路模块PCB上的布局，而不考虑如何合理利用电路模块间的有限空间，进行“错位设计”，减小整体体积。
小型化设计不仅需要“寸土必争”，更需要“寸空必争”，合理、有效地利用每一个空间，是减小整体体积的有效方法。当然，这需要具备较高的设计水平。
②金属条针或插针垂直互连设计。
在进行电路模块“错位设计”的基础上，可以在2个以上电路模块的组装设计中，使用“垂直互连技术”，用电路模块间的垂直互连（插针）代替或部分代替电路模块间的低频电连接器引线互连。
③侧板互连设计。
一般情况下，电路设计人员只考虑在PCB的2D（X、Y方向）平面上进行元器件的布局设计，而对在PCB的Z方向上进行元器件的布局设计，很难进行；2个以上电路模块的组装设计在进行电路模块“错位设计”的基础上，把2个以上的PCB用“侧板”互连起来，不仅可以把2个电路模块之间接口上的电路（元器件及元器件）设计到“侧板”上，以减小原来模块的设计密度，也减小了2个电路模块之间的连线，提高了可靠性。
④凸点互连设计。
为了保证电路模块之间连接的距离，凸点的直径与电路模块之间的距离相同。选用特殊材料制作金属球，并进行表面处理与可焊性处理，通过焊接生成凸点。
长按二维码识别关注我们
