日前，联发科首席执行官蔡力行在台北电脑展 (COMPUTEX) 的主题演讲中宣布，其首款 2nm 制程芯片将于今年 9 月进入流片阶段，相较于目前的 3nm 制程，2nm 制程将带来 15% 的性能提升和 25% 的功耗降低。
图源：网络
据悉，台积电最新的 2nm 制程工艺采用了全新的 GAAFET (全环绕栅极场效应晶体管) 架构，相较于传统的 FinFET 架构，GAAFET 架构通过将纳米片结构完全包裹在栅极材料中，大幅提升了晶体管密度，有效降低了漏电现象，并显著改善了功耗表现。
本次的 2nm 制程工艺将由台积电提供，并且将在明年发布的天玑 9600 处理器进行首发，而计划在今年 9 月发布的天玑 9500 仍然采用台积电 3nm 制程。
